

MC542

Organização de Computadores Teoria e Prática

2007
Prof. Paulo Cesar Centoducatte
ducatte@ic.unicamp.br
www.ic.unicamp.br/~ducatte

MC542
99.1

MO401

Arquitetura de Computadores

Algortitmo de Tomasulo

"Computer Architecture: A Quantitative Approach" - (Capítulo 3)

MC542
99.2

Vantagens de Scheduling Dinâmico

- Trata de casos que não são conhecidos em tempo de compilação
 - Casos que envolvem referências à memória
- Simplifica o compilador
- Permite que um código compilado para um pipeline execute de forma eficiente em um pipeline diferente
- Hardware speculation - técnica com bom desempenho que usa scheduling dinâmico como base

MC542
99.3

HW : Paralelismo de Instruções

- Idéia Principal: permitir que instruções após a que está em "stall" prossigam
 - DIVD F0,F2,F4
 - ADD D F10,F0,F8
 - SUBD F12,F8,F14
- Habilitar **out-of-order execution** e permitir **out-of-order completion**
- Diferenciar quando uma instrução **inicia a execução** e quando ela **completa a execução** em 2 tempos, em ambos ela está **em execução**
- Em um pipeline com schedule dinâmico todas as instruções passam pelo estágio **issue** (decodificação, hazard estrutural?) em ordem (**in-order issue**)

MC542
99.4

HW : Paralelismo de Instruções

- **out-of-order execution:** possibilita a ocorrência de hazards WAR e WAW
 - div.d f0,f2,f4
 - add.d f6,f0,f8
 - sub.d f8,f10,f14
 - mul.d f6,f10,f8
- add.d e sub.d => (f8) WAR
 - add.d espera por div.d
- add.d e mul.d => (f6) WAW

MC542
99.5

HW : Paralelismo de Instruções

- **out-of-order completion:** problemas com exceções
- **out-of-order completion** deve preservar o comportamento sob execções como se fosse executado em uma máquina **in-order**
- Processadores com scheduling dinâmico preservam o comportamento sob exceções garantindo que as instruções não possam gerar exceções até que o processador saiba que a instrução que gerou a exceção está sendo completada.

MC542
99.6

HW : Paralelismo de Instruções

- Processadores com scheduling dinâmico podem gerar exceções imprecisas: uma exceção é dita imprecisa se o estado do processador quando ela foi gerada não corresponde exatamente ao estado que ela ocorreria se a instrução fosse executada seqüencialmente.
- Exemplo:

- Uma instrução fora de ordem já foi completada e uma instrução anterior a ela gera a exceção
- Uma instrução fora de ordem ainda não foi completada e uma instrução posterior a ela gera a exceção

MCS42
99.7

Scheduling Dinâmico Implementação - MIPS

- Pipeline simples tem 1 estágio que verifica se há hazard estrutural e de dados: **Instruction Decode (ID)**, também chamado de **Instruction Issue**
- Quebrar o estágio **ID** do pipeline de 5 estágios em dois estágios:
 - Issue** — Decodificação das instruções, verificação de hazards estruturais
 - Read operands** — Espera até não haver data hazards, então lê os operandos


MCS42
99.8

Scheduling Dinâmico Implementação - MIPS

- Estágio **EX** segue o de leitura de operandos como no pipeline simples.
- OBS.:**
 - A execução pode levar múltiplos ciclos, dependendo da instrução
 - O pipeline permite múltiplas instruções em EX, tem múltiplas unidades funcionais (FUs)

MCS42
99.9

Scheduling Dinâmico Implementação - MIPS



MCS42
99.10

Algoritmo Dinâmico : Algoritmo de Tomasulo







- IBM 360/91 (1967 - não havia caches; tempo de acesso à memória grande e instruções de FP com grandes latências (delay))
- Idéia: Alto desempenho sem compilador especial
- Um pequeno número de registradores floating point (4 no 360) evita um bom scheduling das operações pelo compilador.
 - Tomasulo: Como ter efetivamente mais registradores? Como resolver os hazards RAW, WAW e WAR?
 - seguir quando os operandos estiverem prontos e renaming implementado no hardware!
- Descendentes:
 - Alpha 21264, HP 8000, MIPS 10000, Pentium III, PowerPC 604, ...

MCS42
99.11

Algoritmo de Tomasulo

- Controle & buffers **distribuídos** na Function Units (FU)
 - FU buffers chamado de "**reservation stations**"; mantém operandos pendentes
- Substituição dos **Registradores** nas instruções por **valores** ou **apontadores** para a **reservation stations (RS)**: denominado **register renaming**:
 - Evita os hazards WAR e WAW
 - Se existem mais reservation stations que registradores, então pode-se fazer otimizações não realizadas pelos compiladores
- Resultados da RS para a FU, (**sem usar os registradores**), broadcasts dos resultados para todas as FUs usando o **Common Data Bus**
- Load e Stores tratados como FUs com RSs

MCS42
99.12



3 estágios do algoritmo de Tomasulo

- data bus normal: dado + destino ("go to" bus)
- Common data bus: dado + source ("come from" bus)
 - 64 bits de dados + 4 bits para endereço da Functional Unit
 - Escreve se há casamento com a Functional Unit (produz resultado)
 - broadcast

MCS42
99.19

Exemplo do Alg. Tomasulo

Trecho de programa a ser executado:

```

1 L.D      F6,34(R2)
2 L.D      F2,45(R3)
3 MUL.D   F0,F2,F4
4 SUB.D   F8,F2,F6
5 DIV.D   F10,F0,F6
6 ADD.D   F6,F8,F2

```

RAW?: (1-4); (1-5); (2-3); (2-4); (2-6);
 WAW?: (1-6)
 WAR?: (5-6)

MCS42
99.20


Exemplo do Alg. Tomasulo

Assumir as seguintes latências:

- Load: 1 ciclo
- Add: 2 ciclos
- Multiplicação: 10 ciclos
- Divisão: 40 ciclos
- **Load-Store:**
 - Calcula o endereço efetivo (FU)
 - Load ou Store buffers
 - Acesso à memória (somente load)
 - Write Result
 - » Load: envia o valor para o registrador e/ou reservation stations
 - » Store: escreve o valor na memória
 - » (escritas somente no estágio "WB" - simplifica o algoritmo de Tomasulo)


MCS42
99.21

Exemplo do Alg. Tomasulo




MCS42
99.22

Exemplo Tomasulo: Ciclo 1



MCS42
99.23

Exemplo Tomasulo: Ciclo 2



MCS42
99.24

Nota: pode haver múltiplos loads pendentes

