



MC542

Organização de Computadores: Teoria e Prática

Exerc.

1

IC – UNICAMP

1 Objetivo

O objetivo deste exercício e dos próximos é projetar e simular alguns componentes básicos do processador MIPS usando VHDL. Neste primeiro exercício iremos projetar e simular a unidade lógica e aritmética (ULA) descrita no capítulo 4 do livro de Patterson e Hennessy.

O projeto será desenvolvido usando-se a ferramenta Quartus da Altera instalada nos laboratórios 1 e 2 do IC-3. Alternativamente você pode fazer download e instalar o Quartus em uma máquina pessoal (para acesso à página do Programa Educacional da Altera consulte a página do curso).

2 Descrição do Projeto

Implemente uma versão da ULA apresentada no capítulo 4 do livro do Patterson e Hennessy. Utilize como entidade base a entidade dada abaixo.

```
Entity ula is
  generic(nbits : positive := 32);
  port(a, b      : in std_logic_vector(nbits - 1 downto 0);
       aluop     : in std_logic_vector(2 downto 0);
       Result    : out std_logic_vector(nbits - 1 downto 0);
       Zero      : out bit;
       Overflow  : out bit);
End ula;
```

Descreva o seu projeto em um diretório cujo nome é o seu RA. Realize simulações comportamental e com *timing* e apresente os resultados em um relatório a ser entregue impresso em papel (formato carta). Além do relatório compacte o diretório do seu projeto e envie por e-mail para ducatte@ic.unicamp.br com *subject*: mc542: ula.