MO801 / MC912

Tópicos em Arquitetura e Hardware

Objetivos
 Aulas Atendimento Avaliação Trabalhos Bibliografia Calendário FAQ Alunos Notas

Professores

Avisos

Data
 Aviso
06/06/03
 O testbench do trabalho 2 foi atualizado para suprimir a dependência durante a inserção de moedas em seqüência. Atenção para o fato de que o comando c 3 5 seguido do s 8 00000 no testbench significa a passagem de uma moeda de R$0,01 com um glitch no sensor de R$0,05.
05/06/03
 Disponibilizada uma implementação do primeiro trabalho.
04/06/03
 O compilador ghdl está instalado na área do gpsl no IC. Ele é um compilador VHDL baseado no gcc. Como resultado da compilação ele gera um arquivo executável. Exemplo de utilização para o primeiro trabalho:
USE_GCC=1 . ~gpsl/configurar_area.sh
ghdl -a --ieee=synopsys arbiter.vhd
ghdl -a --ieee=synopsys tb_arbiter.vhd
ghdl -e --ieee=synopsys tb_arbiter
tb_arbiter
As duas primeiras linhas compilam o código, a terceira gera o executável (tb_arbiter é o nome da entidade de mais alto nível) e a quarta linha executa o programa gerado, que é o testbench.
04/06/03
 Resultados do trabalho 2. Olhem com detalhe os comentários informados. Favor mandar as versões atualizadas o mais rápido possível.
20/05/03
 Incluídas perguntas freqüentes no FAQ
20/05/03
 Dois textos interessantes sobre projetos: 1 e 2.
20/05/03
 Incluído de mais um sinal de clock no trabalho 3
20/05/03
 Resultados do trabalho 1
08/04/03
 Novo Testbench para o primeiro trabalho disponível. Data de entrega do trabalho: 25/04/03.
01/04/03
 Um Testbench preliminar para o primeiro trabalho já está disponível.
26/03/03
 Se você não tem conta na jaguatirica nem senha para acesso por uma das contas da disciplina, entre em contato com um dos professores.
21/02/03
 Sala de aula confirmada: CC05.
19/12/02
 Versão inicial da página disponível.

Objetivos

Nessa disciplina serão estudados:
  • Linguagem de descrição de hardware (VHDL)
  • Arquitetura do processador Leon (compatível com o modelo SPARC V8)
  • Barramento de interconexão de periféricos AMBA (utilizado pelo Leon)
  • Ferramentas de síntese e de simulação de circuitos da Mentor, Xilinx e Altera
  • Metodologia de desenvolvimento e reuso de componentes de hardware (IP cores)

Aulas

Terças e Sextas 10:00 - 12:00
Sala: CC05
Atendimento

Entrar em contato sempre que necessário. Se preferirem marcar um horário, combinar via email.



Avaliação

A avaliação será baseada nos 4 trabalhos.
Trabalhos

Os alunos deverão formar grupos e cada grupo terá como trabalho final implementar um ou mais periféricos para o Leon e a placa XESS XSV800.
Trabalho 1: Árbitro de barramento (entrega 25/04)
Trabalho 2: Contador de moedas (entrega 06/05)
Trabalho 3: UART (entrega 26/05)
Trabalho 4: Módulo de hardware para o Leon (entrega 07/07)

Bibliografia

Material utilizado na disciplina (também disponíveis na rede do IC em ~rodolfo/pub):

Calendário

Fevereiro
Dia Matéria
18T
 Apresentação do Curso. Introdução a Projeto de Hardware.
21S
 VHDL: Tópicos básicos.
25T
 VHDL: Tópicos básicos (arquivo).
28S
 VHDL: Tópicos básicos e prática no laboratório.
Março
Dia Matéria
07S
 VHDL: Tópicos básicos e prática no laboratório (arquivo).
11T
 VHDL: Tópicos básicos (arquivo).
14S
 VHDL: Instanciação de componentes.
18T
 Introdução ao Leon (arquivo).
21S
 Leon.
25T
 Ferramentas de simulação e síntese da Mentor.
28S
 VHDL: Componentes e configurações.
Abril
Dia Matéria
01T
 OCP: Visão geral (arquivo).
04S
 Introdução à testbenches (exemplo: testbench do trabalho 1).
08T
 VHDL: Funções, procedimentos (arquivo).
11S
 VHDL: bit_vector, guard, buffer (arquivo) (exemplos).
15T
 Atendimento/Trabalho
18S
 Feriado
22T
 Atendimento/Trabalho
25S
 Atendimento/Trabalho
29T
 Atendimento/Trabalho
Maio
Dia Matéria
02S
 Feriado
06T
 Atendimento/Trabalho
09S
 Atendimento/Trabalho
13T
16S
20T
23S
27T
30S
Junho
Dia Matéria
03T
06S
10T
13S