MC542 - Organização de Computadores: Teoria e Prática

Contatos

Professor: Rodolfo Jardim de Azevedo (email)
Monitor: Alexandro Baldassin

Avisos

21/11	Notas do Primeiro Trabalho na página. Resultados da correção
20/11	Notas do Laboratório 5 na página. Resultados da correção
19/11	Notas das provas no quadro de notas. Os laboratórios ainda estão sendo corrigidos no momento. As notas serão divulgadas em breve.
17/11	Previsão de entrega das notas: 18/11 na página da disciplina. Revisões: 19/11 no horário das aulas na minha sala (Sala 10 do IC)
03/11	Entrega do Laboratório 5 adiada novamente. A rede do IC ficou fora do ar em alguns momentos no final de semana. Novo prazo: 04/11 23:59
03/11	Notas da segunda prova disponíveis no quadro de notas
30/10	Entrega do Laboratório 5 adiada para o dia 03/11 até as 16:00
17/20	Procedimento para atualizar a licença do Quartus.
03/10	A prova das turmas A e B não poderão ser na próxima quarta (08/10). Na aula de 03/10 decidiremos a nova data.
02/10	As aulas da sala 304 foram transferidas para a sala 302.
26/09	As aulas de laboratórios serão nas salas CC03 (303) e CC04 (304) a partir de hoje.
19/09	As notas da primeira prova já estão no quadro de notas.
12/09	Transparências da parte de Arquitetura de Computadores.
06/09	Não haverá aula para a turma da tarde na segunda (08/09)
12/08	Horário de atendimento do monitor: Qua: 18h-19h na sala 42 do IC
12/08	Programa da disciplina entregue na primeira aula.
01/08	Cópias das transparências estão na Xerox da Mara (Artes Cênicas)
28/07	As aulas de laboratório serão realizadas na sala 301 durante as primeiras semanas de aula.
28/07	Datas Importantes: Desistência de matrícula: 04 à 05/09 Avaliação de Cursos: 08/10 Último dia para trancamento de matrícula: 13/10 Prazo final para o cumprimento da carga horária e programas das disciplinas: 14/11 Semana de estudos: 17/11 a 25/11 Período de exames finais: 26/11 a 01/12

Objetivos

Ementa

Teoria: Noções básicas sobre circuitos lógicos. Memórias, unidades centrais de processamento. Endereçamento, barramento, interrupção, comunicações, interfaces e periféricos. Computadores típicos.
Prática: Metodologia de projeto digital. Técnicas de projeto usando lógica programável. Características elétricas de circuitos digitais. Conceitos da Linguagem VHDL. Projeto e implementação de lógica combinacional (decodificadores, seletores, etc). Projeto e implementação de lógica seqüencial (Flip-flops, Contadores, etc). Circuitos aritméticos. Memórias. Projeto e implementação de uma cpu.

Horários

Turmas A e B

Teóricas: Seg: 21h-23h, Qua: 19h-21h (PB03)
Laboratório: Sex: 21h-23h (CC02 e CC03)

Turma C

Teóricas: Seg: 16h-18h, Qua: 16h-18h (PB03)
Laboratório: Sex: 16h-18h (CC03)

Todas as turmas

Atendimento: Seg: 18h-19h, Sex: 18h-19h (Sala 10 do IC)
Monitoria: Qua: 18h-19h (Sala 42 do IC)

Avaliação

A avaliação será dada por 3 provas, 1 projeto e trabalhos práticos (de laboratório).

Exercícios

Circuitos Lógicos

Capítulo 2: 2.1 até 2.27
Capítulo 3: 3.1 até 3.13
Capítulo 4: 4.1 até 4.20
Capítulo 5: 5.1 até 5.10
Capítulo 6: 6.1 até 6.17
Capítulo 7: 7.1 até 7.24 (saltar exercícios de VHDL)
Capítulo 8: Saltar os de VHDL

Arquitetura de Computadores

Capítulo 2 : 2.1 a 2.5; 2.10 a 1.13; 2.15 a 2.22; 2.32; 2.44
Capítulo 3 : 3.1 a 3.6; 3.9; 3.12; 3.16; 3.20; 3.29; 3.30
Capítulo 4 : 4.1 a 4.6; 4.13; 4.17; 4.21; 4.23; 4.25 a 4.28; 4.32; 4.33; 4.40; 4.41; 4.43; 4.44; 4.50; 4.53; 4.57
Capítulo 5: 5.1; 5.4; 5.5 a 5.15; 5.17; 5.18; 5.20; 5.21; 5.22; 5.26

Trabalhos

Bibliografia

Stephen Brown and Zvonko Vranesic. Fundamentals of Digital Logic with VHDL Design. McGraw-Hill

Capítulo 2: 2.1-2.7, 2.9.
Capítulo 3: 3.1-3.3, 3.8.8
Capítulo 4: 4.1-4.6, 4.12
Capítulo 5: 5.1-5.3, 5.5
Capítulo 6: 6.1-6.6
Capítulo 7: 7.1-7.10
Capítulo 8: 8.1-8.5

Peter J. Ashenden. The VHDL Cookbook.
David A. Patterson and John L. Hennessy. Computer Organization Design, The Hardware/Software Interface.Morgan Kaufmann

Capítulo 1: Apenas leitura
Capítulo 2: 2.1-2.5
Capítulo 3: 3.1-3.8
Capítulo 4: 4.1-4.8 (não inclui a parte já vista em circuitos lógicos)
Capítulo 5: 5.15.6

Calendário

30/07Q	Apresentação do curso. Introdução à circuitos lógicos. Funções lógicas. Álgebra Booleana [2.1-2.4]
01/08S	Equivalência de funções lógicas. Mintermos. Maxtermos. Introdução à VHDL [2.5-2.7, 2.9]
04/08S	Não houve aula
06/08Q	Não houve aula
08/08S	Não houve aula
11/08S	Transistores MOSFET: NMOS, PMOS e CMOS. Fan-in e Fan-out [3.1-3.3, 3.8.8]
13/08Q	Mapas de Karnaugh: Forma SOP [4.1-4.2]
15/08S	Mapas de Karnaugh: Forma POS, don't care e múltiplas saídas [4.3-4.5]
18/08S	Transformações para NAND e NOR. Sistema binário, octal, hexadecimal. Circuitos somadores. Representação de números negativos. [4.6, 5.1-5.3]
20/08Q	Somador/Subtrator, overflow. Multiplexadores, implementação de circuitos com multiplexadores, decodificadores, demultiplexadores. [5.3.2-5.3.5, 6.1-6.2]
22/08S	Codificadores, conversores de código, comparadores. Latch básico, latch SR com clock, latch tipo D. [6.3-6.5, 7.1-7.3]
25/08S	Latch tipo D, flip-flop mestre-escravo, flip-flop tipos D, T e JK. Preset e Clear. [7.3-7.7]
27/08Q	Registradores com carga em série/paralelo e saída em série/paralelo, contadores com enable, clear e carga em paralelo. [7.8-7.10]
29/08S	Circuitos seqüenciais. Máquinas de Moore. [8.1-8.2]
01/09S	Máquinas de Mealy. [8.3, 8.5]
03/09Q	Exercícios
05/09S	Prova 1
08/09S	Turmas A e B: Introdução à Arquitetura de Computadores. Níveis de abstração e tecnologias [Capítulo 1]. Turma C: não houve aula
10/09Q	Turmas A e B: Medidas de desempenho [Capítulo 2]. Turma C: Introdução à Arquitetura de Computadores. Níveis de abstração e tecnologias.
12/09S	Turmas A e B: Introdução à VHDL. Turma C: Medidas de desempenho (Turma C)
15/09S	Instruções: Linguagem de Máquina. [Capítulo 3]
17/09Q	Instruções: Linguagem de Máquina. [Capítulo 3]
19/09S	VHDL. Entrega das Provas
22/09S	Unidade Lógica e Aritmética. [Capítulo 4]
24/09Q	Unidade Lógica e Aritmética. [Capítulo 4]
26/09S	Laboratório 1: Roteiro
29/09S	Processador: Datapath e Controle. [Capítulo 5]
01/10Q	Processador: Datapath e Controle. [Capítulo 5]
03/10S	Laboratório 2: Roteiro
06/10S	Processador: Datapath e Controle (implementação multiciclo). [Capítulo 5]
08/10Q	Turmas A e B: Não houve aula. Turma C: Exercícios
10/10S	Turma C: Prova 2. Turmas A e B: Laboratório 3: Roteiro
13/10S	Turmas A e B: Exercícios. Turma C: Datapath multiciclo
15/10Q	Turmas A e B: Prova. Turma C: Controle do Datapath multiciclo
17/10S	Laboratório 3 e 4.
20/10S	Turmas A e B: Datapath multiciclo. Turma C: Pipeline
22/10Q	Turmas A e B: Datapath multiciclo. Turma C: Pipeline
24/10S	Laboratório 5
27/10S	Feriado
29/10Q	Pipeline
31/10S	Laboratório 5 (dúvidas)
03/11S	Turmas A e B: Pipeline e Hierarquia de memória. Turma C: Hierarquia de memória
05/11Q	Hierarquia de memória
07/11S	Laboratório 6 e Trabalho 1
10/11S	Exercícios
12/11Q	Prova 3
14/11S	Laboratório 6 e Trabalho 1
26/11Q	Exame