MO401

Arquitetura de Computadores I

1S2012

Professor:	Paulo C. Centoducatte	Horário:	segunda e quarta: 08:00 as 10:00
Sala:	11 - IC-01	Sala de aula:	CC16 (IC03)
tel:	3521-5886	Atendimento:

OBS.: Quando enviar um e-mail favor colocar no subject "MO401"

Data	Aviso

10/07	Disponibilizado as notas do segundo trabalho, exame II e os conceitos
12/06	Disponibilizado os trabalhos 2 e as apresentações
28/05	Alterada a data do Exame II para 04/07/2012 conforme solicitado pelos alunos.
22/05	Definidas as datas de entrega e apresentações do segundo trabalho
11/05	A aula de 23/05 está suspensa para que os alunos participem do VII Workshop de Teses e Dissertações do IC.
02/05	Disponibilizado o enunciado do segundo trabalho
01/05	Disponibilizada planilha com as notas do Exame I
23/04	Disponibilizada planilha com as notas de T1
10/04	Atualizada a página do T1 com os resumos recebidos
02/04	Na entrega do T1 usar como nome do arquivo com o resumo xxxxxx.pdf onde xxxxxx é o seu RA
20/03	Exame I - 25/04/2012
15/03	Definido a data para reserva do primeiro trabalho
13/03	Disponibilizado o enunciado do primeiro trabalho
22/02	Leitura recomendada: Moore's Law

Revisão (pipelines, desempenho, cache e conjunto de instruções)

Fundamentos

Paralelismo em nível de instruções (ILP)

Exploração dinâmica

ILP por software

Projeto de Hierarquia de Memórias

Multiprocessadores e Paralelismo no Nível de Thread

Sistemas de Armazenamento

Aulas:

Capítulo	Aula	Assunto

	1^a.(29/02) 2^a.(05/03) 3^a.(07/03) 4^a.(12/03) 5^a.(14/03)	Revisão (Pipeline, Conjunto de Instruções e Cache)	pdf 6-pdf

	5^a.(14/03)	Fundamentos

	6^a.(19/03) 7^a.(21/03) 8^a.(26/03) 9^a.(28/03) 10^a.(02/04) 11^a.(04/04) 12^a.(09/04) 13^a.(11/04) 15^a.(16/04)	Paralelismo em nível de instruões (ILP)	pdf 6-pdf pdf 6-pdf pdf 6-pdf pdf 6-pdf



	16^a.(18/04) 17^a.(23/04) 19^a.(02/05) 20^a.(07/05)	Projeto de Hierarquia de Memórias	pdf 6-pdf





	18^a.(25/04)	Exame I
	21^a.(09/05) 22^a.(14/05)	Multiprocessadores e Paralelismo no Nível de Thread	pdf 6-pdf
	23^a.(16/05)	Sistemas de Armazenamento	pdf 6-pdf
		Paralelismo no nível de Dados
	04/07	Exame II

	Feriados: 05 a 07/04; 21/04; 30/04 a 01/05; 07 a 09/06
	Prazo Final para o cumprimento da Carga Horária: 30/06
	Período de reposição de atividades e estudos: 02 a 07/07
	Período para entrada de conceitos e frequências: 02 a 17/07

Livro-texto:

“Computer Architecture: A Quantitative Approach” - 5rd edition; Hennessy & Patterson

“Computer Architecture: A Quantitative Approach” - 3rd edition; Hennessy & Patterson

Notas de aula (transparências)

Leitura Recomendada:

G. MOORE, "Cramming More Components onto Integrated Circuits", Electronics,
p114-117, April 1965. (Re-impresso em: Proc. of the IEEE, vol 86, no. 1)
F. Baskett and J. L. Hennessy, "Microprocessors: From Desktops to Supercomputers" (SCIENCE vol. 261)

Leitura Extra:

Alan Jay Smith, "The Task of the Referee", IEEE Computer, 23, 4, 65-73,
April, 1990, (Aqui uma verssão revisada do artigo original)

Links:

Exercícios:

Recomenda-se fortemente que sejam resolvidos os problemas encontrados ao final de cada capítulo do livro-texto. Uma parte substancial dos exames cobrirá os mesmos.

(Sugestões):
OBS.: A numerção dos exercícios abaixo é aquela encontrada em
"Computer Architecture: A Quantitative Appoach" - 4rd edition

Capítulo 1: 1.12 a 1.14
Capítulo 2: 2.1 a 2.7; 2.9; 2.10; 12.11; 12.12(a-b);
Capítulo 3:
Capítulo 4:
Capítulo 5:
Capítulo 7:
Capítulo 8:
Capítulo 6:

-------------------------------------------------------------------------------------------------------------------------------------------------------

OBS.: A numerção dos exercícios abaixo é aquela encontrada em
"Computer Architecture: A Quantitative Appoach" - 3rd edition

Capítulo 1: 1.1 a 1.4; 1.6; 1.8; 1.10 ; 1.11; 1.13; 1.14; 1.16 a 1.18 exercícios
Capítulo 2: exercícios
Capítulo 3: 3.1 a 3.3; 3.5; 3.8; 3.9; 3.14 a 3.17; 3.20; 3.21; 3.28 exercícios
Capítulo 4: 4.1 ; 4.2; 4.4; 4.5; 4.7; 4.12; 4.13; 4.16; 4.17; 4.19; 4.20; 4.23; 4.24 exercícios
Capítulo 5: 5.5.1; 5.6; 5.7; 5.13; 5.16 a 5.19 exercícios
Capítulo 7: 7.1; 7.3; 7.6 a 7.9; 7.21; 7.24 exercícios
Capítulo 8: 8.1 a 8.7; 8.9; 8.10; 8.14; 8.19; 8.31
Capítulo 6: 6.1; 6.4; 6.5; 6.10; 6.13; 6.18; 6.20; 6.23 exercícios

-------------------------------------------------------------------------------------------------------------------------------------------------------

Sugestões de Exercícios Referentes à Revisão:

(Computer Organization and Design - The Hardware/Software Interface - 3a. Edition)

Capítulo 4 (Desempenho): 4.1 - 4.3, 4.6 - 4.8, 4.10, 4.12, 4.14, 4.15 exercícios
Capítulo 6 (Pipeline): 6.1 - 6.4, 6.14, 6.17 - 6.19, 6.21 - 6.22, 6.33, 6.35 - 6.36 exercícios
Capítulo 7 (Hierarquia de Memória): 7.1 - 7.5, 7.9 - 7.14, 7.28, 7.32- 7.35 exercícios

A avalição será baseada em dois exames e em dois Trabalhos.; Exame I (peso 3): 25/04/2012 - Notas; Exame II (peso 4): 04/07/2012 -; Entrega dos trabalhos: --
Trabalho 1 (peso 1): (peso 1):

Reserva: até as 8:00 de 26/03/2012

Entrega: até as 8:00 de 07/04/2012
Nome do arquivo com o resumo: xxxxxx.pdf onde xxxxxx é o seu RA

Trabalho 2 (peso 2):

Reserva: até as 16:00 de 20/05/2012
Entrega: até as 08:00 de 11/06/2012 (texto e apresentação)
Entrega Revisão: até as 08:00 de 02/07/2012
Apresentações:
- 13/06: G04, G03
- 18/06: G02, G06
- 20/06: G01, G08
- 25/06: G05, G07
- 27/06: G09

( 02/jun/2011)

MO401

Arquitetura de Computadores I

1S2012

Programa:

Livro-texto:

“Computer Architecture: A Quantitative Approach” - 5rd edition; Hennessy & Patterson

Notas de aula (transparências)

Leitura Recomendada:

G. MOORE, "Cramming More Components onto Integrated Circuits", Electronics,
p114-117, April 1965. (Re-impresso em: Proc. of the IEEE, vol 86, no. 1)

Exercícios:

Recomenda-se fortemente que sejam resolvidos os problemas encontrados ao final de cada capítulo do livro-texto. Uma parte substancial dos exames cobrirá os mesmos.

Sugestões de Exercícios Referentes à Revisão:

(Computer Organization and Design - The Hardware/Software Interface - 3a. Edition)

Avaliação:

Exames:

MO401

Arquitetura de Computadores I

1S2012

Programa:

Livro-texto:

“Computer Architecture: A Quantitative Approach” - 5rd edition; Hennessy & Patterson

Notas de aula (transparências)

Leitura Recomendada:

G. MOORE, "Cramming More Components onto Integrated Circuits", Electronics, p114-117, April 1965. (Re-impresso em: Proc. of the IEEE, vol 86, no. 1)

Exercícios:

Recomenda-se fortemente que sejam resolvidos os problemas encontrados ao final de cada capítulo do livro-texto. Uma parte substancial dos exames cobrirá os mesmos.

Sugestões de Exercícios Referentes à Revisão:

(Computer Organization and Design - The Hardware/Software Interface - 3a. Edition)

Avaliação:

Exames:

G. MOORE, "Cramming More Components onto Integrated Circuits", Electronics,
p114-117, April 1965. (Re-impresso em: Proc. of the IEEE, vol 86, no. 1)