O galopante aumento da demanda por funcionalidades agregadas a um mesmo dispositivo, aliado a rígidas restrições de desempenho colocam a dissipação de potência como um dos requisitos mais importantes dentro do fluxo de projeto em CAD/EDA. A constante evolução da tecnologia de semicondutores das últimas décadas tem garantido o aumento da complexidade dos sistemas, que demandam cada vez mais recursos computacionais.

Contudo, esta crescente complexidade fatidicamente leva ao aumento do consumo de potência, que tem uma série de indesejados efeitos colaterais, tais como, problemas térmicos e o aumento da densidade de potência, comprometendo a confiabilidade do circuito. Desta forma, soluções paliativas elaboradas devem ser introduzidas para o resfriamento do chip, aumentando seu custo final e reduzindo o seu time-to-market. Além disso, no que diz respeito aos dispositivos portáteis, estes têm sua autonomia reduzida devido aos elevados montantes de energia requeridos para seu funcionamento.

As contribuições desta tese englobam dois temas distintos dentro do chamado low-power design.

O primeiro tema aborda as técnicas de macromodelagem de potência em RTL. Inicialmente, é mostrado que as técnicas convencionais de modelo simples têm limitações intrínsecas que afetam a acurácia de suas estimativas. Uma análise quantitativa e qualitativa é conduzida, apontando as limitações de diversas técnicas conhecidas e demonstrando que o uso de uma única técnica pode comprometer a qualidade geral das predições. Em seguida, são propostas duas novas técnicas de macromodelagem baseadas em múltiplos modelos, a fim de explorar os pontos fortes de cada técnica de modelo simples e otimizar a qualidade das estimativas.

O segundo tema aborda um tema que vem recebendo muita atenção com a chegada da era multi-core: o paradigma de programação concorrente conhecido como memória transacional, cujo intuito é tornar a tarefa de criar software concorrente mais simples.

Embora esta seja uma área muito ativa, os pesquisadores têm quase que invariavelmente se concentrado no desempenho das aplicações, deixando métricas tais quais energia e potência desamparadas. Este trabalho apresenta uma análise pormenorizada de uma implementação estado-da-arte de STM, sendo a primeira do gênero neste contexto. Além disso, uma nova estratégia de gerenciamento de contenção baseada em DVFS é proposta, com o intuito de reduzir o consumo de energia de aplicações exibindo alta contenção no barramento.